NXP представила Cortex-M0+ в DIP8

    Компания NXP Semiconductors представила новый 32-разрядный микроконтроллер LPC800. Микроконтроллеры LPC800 выпускаются в корпусах с малым числом выводов, содержат простые в использовании периферийные устройства, удовлетворяющие требованиям 8-разрядных приложений, и при этом позволяют реализовать 32-разрядные возможности нового энергоэффективного процессора ARM Cortex-M0+.

    Основные характеристики LPC800:

    • ядро Cortex-M0+ с тактовой частотой до 30 МГц
    • до 16 кБ Flash, до 4 кБ SRAM
    • до 3 USART, до 2 SPI, I2C
    • 12 МГц встроенный RC генератор с точностью 1%
    • модуль управления питанием PMU
    • возможность коммутации выходов периферии на различные выводы
    • напряжение питания от 1,8 до 3,6 В
    • корпуса TSSOP16, TSSOP20, SO20, DIP8

    Компания NXP переработала последовательные периферийные модули LPC800, максимально упростив их. Теперь новый интерфейс SPI способен работать в режиме на частотах, не зависящих от тактовой частоты процессора. Таким образом, отпадает необходимость 4-кратной (и более) супердискретизации SPI, которая нужна только для приема данных. Независимость частоты SPI от тактовой частоты процессора сокращает энергопотребление. Был переработан и интерфейс I2C, чтобы практически до нуля снизить энергопотребление микроконтроллера LPC800 в неактивном состоянии и в состоянии ожидания.

    LPC800_block_diagram

    Микроконтроллеры LPC800 предлагаются в различных корпусах с малым числом выводов, включая SO20, TSSOP20, TSSOP16 и DIP8. Эти корпуса, облегчают сборку, упрощают создание прототипов, а также упрощают и удешевляют массовое производство. Более того, корпуса LPC800 TSSOP обеспечивают масштабируемость за счет идентичного расположения выводов питания, заземления и аналоговых функций, поэтому разработчики могут переходить от корпусов TSSOP16 к TSSOP20 с минимальными затратами.

    LPC800_block_chip_open

    Микроконтроллер LPC800, основанный на 30-МГц процессоре ARM Cortex-M0+ с ультранизким энергопотреблением и полностью совместимый с архитектурой и набором команд Cortex-M0, обеспечивает превосходную плотность кода. Процессор Cortex-M0+ оснащен двухступенчатым конвейером, который снижает энергопотребление и повышает производительность.

    Опытные образцы доступны c декабря, а серийная продукция — в феврале 2013 г.